Japan Patent Office (JP) 19.

Laid-open Patent Application Gazette (A) 12.

Laid-open Patent Application No. Sho 61-101067 11.

Disclosure Date: May 19, 1986 43.

Int. Cl.⁴ ID Code 51. H 01 L 25/04

Agency Control No.

7638-5F

27/10

6655-5F

Number of Inventions: 1

Examination Not Requested Yet

(Total 3 pages)

Invention Title: Memory Module 54.

Application No. Sho 59-223201 21.

Application Date: October 24, 1984 22.

Inventor: Hajime Nakamura, NEC Corporation, 5-33-1 Shiba, Minato-ku, Tokyo 72.

Applicant: NEC Corporation, 5-33-1 Shiba, Minato-ku, Tokyo 71.

Representative: Susumu Uchihara, Patent Agent 74.

SPECIFICATION

TITLE OF INVENTION 1. Memory Module

CLAIMS 2.

A memory module that stacks a plurality of semiconductor devices that house individual memory chips and have an electrode pattern at the container outer wall for conducting a chip's electrode to the exterior, and said container outer wall electrode patterns are electrically interconnected.

DETAILED DESCRIPTION OF THE INVENTION 3.

Industrial Field of Application

The present invention pertains to a memory module in which a plurality of memory devices is mounted at high density.

In recent years the capacity of memory ICs used in various electronic devices has expanded greatly, and the demand for them continues to increase, year after year.

Prior Art

Memory ICs are typically used as a dual inline package (DIP) sealed by a mold or ceramic case.

Problems the Invention Is to Solve

To increase memory capacity in an electronic device it is necessary to mount as many memory ICs as possible in a limited space, but a DIP-type package requires a relatively large mounting space.

The object of the present invention is to provide a memory module that can mount memory ICs in a limited space at high density.

Means for Solving the Problems

The present invention is characterized as constituting each memory device in a chip carrier system, and vertically stacking a plurality of these.

Embodiment

The details of the present invention are described below with reference to FIG. 1 through FIG. 7.

FIG. 1 shows a circuit that uses four $16k \times 8$ bit SRAM (Static Random Access Memory) ICs as a circuit that uses memory ICs. As can be seen from this, terminals $A_0 \sim A_{10}$, $IO_1 \sim IO_8$, not-W, V_{DD} , GND, and not-CE₂ are wiring that is shared by memory IC 1 through memory IC4; only not-CE₁ is independent for each IC. Utilizing this point, in the present invention terminals 3 are formed at the peripheral surface of the chip carrier as shown in FIG. 2, and these terminals 3 connect to the respective electrodes 2 within the chip carrier.

The peripheral electrodes 3 are disposed so that they overlap the rear-surface electrodes (3 in FIG. 3) of another chip carrier when chip carriers are stacked, so electrical connection is achieved simply by overlapping chip carriers, and [the module] can be miniaturized. Furthermore, 4 is a semiconductor element; this electrode is wire bonded to the chip carrier's internal electrode 2.

FIG. 4 is a sectional view of a chip carrier in accordance with the present invention. It has the electrode 3 for making connections at the carrier periphery and sides, and between chip carriers at the rear surface.

In FIG. 5 an memory IC 4 is mounted on the chip carrier and wired bonded, after which it is sealed by resin 5. If necessary, the chip carrier undergoes a burn-in test and electrical characteristics inspection, and good products are selected.

Good chip carriers have solder 6 supplied to the electrode 3 as shown in FIG. 6.

Next, exactly the required number of chip carriers (4 in the example shown in FIG. 7) are stacked up, and subjected to a solder reflow process, whereby each chip carrier is connected electrically and mechanically, resulting in a memory module.

Furthermore, an electrode that needs to be independent at each IC such as CE₂ may be connected to a different electrode pad at each IC.

Effect of the Invention


As described above, according to the present invention sufficient inspection is performed prior to assembling the chip carriers used into a module, so yield is high and the height of one chip carrier is about 2 mm so stacking even four of them is 8 mm, so [the module] can be greatly miniaturized, etc.


4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 is an example of a circuit for a memory module that uses four $16k \times 8$ bit SRAM ICs. FIG. 2 and FIG. 3 are a front view and back view of a chip carrier in accordance with the present invention. FIG. 4 through FIG. 7 are sectional views showing the processes in manufacturing a memory module in accordance with the present invention.

- 1 Ceramic
- 2 IC mounting electrode
- 3 Chip carrier connection electrode
- 4 Memory IC
- 5 Sealing resin
- 6 Solder

Representative: Susumu Uchihara, Patent Agent [seal]





⑩日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭61-101067

@Int_Cl.4 H 01 L 25/9 識別記号

庁内整理番号

❷公開 昭和61年(1986)5月19日

H 01 L 25/04 27/10 7638-5F 6655-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

メモリモジユール

②特 願 昭59-223201

②出 顧 昭59(1984)10月24日

砂発 明 者 中 村

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目33番1号

①出 願 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

明細 看

1. 発明の名称

2. 特許請求の範囲

夫々がメモリチップを内蔵し、かつ容易外盤に 飲チップの電極を外部へ導出するための電極パタ ーンを有する複数の半導体装置を重ね合せ、もっ て前記容器外壁の電極パターン相互間を電気的に 接続したととを特徴とするメモリモジュール。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は多数のメモリ装置が高密度に実装され たメモリモジュールに関する。

近年、各種電子機器に使われているメモリIC の量は膨大であり、需要は年々増大している。 (従来の技術)

メモリICは通常、モールド、あるいはセラミ

ァクケースで封止されデュアル・イン・ラインパ ァケーツ(DIP)として使われている。

- 〔発明が解決しようとする問題点〕 - .

電子概器のメモリ容量を増大するには、限られたスペースにできるだけ多くのメモリICを搭載する必要が、DIP型のパッケージでは比較的大きな実験スペースを必要とする。

本発明の目的はメモリICを殴られたスペース に、高密度で実装できるメモリモジュールを提供 するものである。

(問題点を解決するための手段)

本発明は各メモリ装置をテップキャリア方式で 構成し、複数個を縦方向に積み重ねたことを特徴 とする。

(突旋例)

第1図乃至第7図を参照して本発明の詳細な説 明を以下に述べる。

ょモリICを使用した回路として、16k×8bit の8RAM (Static Randam Access Memory) ICを4ケ使用した回路を籐1図に示す。これよ

- 2 -

り分あよりに、A0~A10,I01~I08,W,V_{DD},GND,CE。の各端子はメモリIC1~メモリIC4において共通の配離であり、CE。のみ谷IC低に独立に人力される。との点を利用して本発明においては、第2図に示すよりにチップキャリアの周辺部装面に電極3を形成しておきこれらの電極3はチップキャリア内の電極2とそれぞれ接続されている。

テップキャリアを直ねた時に、周辺部の電極3 は他のテップキャリアの裏面電極(第3図3)と 重なり合うよう配置することにより、テップキャ リアを直ね合わせだけで収気的接続がとれるよう にし、小型化することを可能にしたものである。 なお、4は半導体菓子でこの電極はテップキャリ アの内部電極2にワイヤボンディングされている。 第4図は本発明によるテップキャリアの断面図 であり、キャリア周辺部及び側面、及び裏面にテ

であり、キャリア周辺部及び側面、及び裏面にチップキャリア相互間の接続を行う電極3を有している。

第5図はチップキャリア化メモリIC4をマウ

- 3 -

4. 図面の簡単な説明

第1図は16k×8bitのSRAM ICを4ケ便ったメモリモシュールの1回路例、第2図,底3図は本発明によるテップキャリアの表質からの図と裏質の図である。第4~第7図は、本発明によるメモリモシュールの各製造プロセスの断面図である。

1 ……セラミック、2 ……I C 搭載用電框、3 ……テップキャリア級税用電框、4 ……メモリI C、5 ……対止関脂、6 ……半田。

代理人 弁理士 内原



ントし、ワイヤーポンディングした後、樹脂5で 対止したものであり、テップキャリアは必要に応 じてパーン、イン、テスト、及び電気的保性検査 を行い、良品を選びだす。

良品のテップヤャリアは、第6図に示すように 電振3に半田6を供給する。


次に、チップキャリアを必接数だけ(第7図の場合4ケ)宣ね合せ、半田リフロー工程を通すと とにより、各チップキャリアは電気的、根據的に 接続され、メモリモジュールとなる。


尚CE。のように各IC毎に独立して出す必要のある電極は各IC毎に異なった電極ペッドに接続しておけばよい。

. (発明の効果)

以上述べたように、本発明によれば、チップキャリアを使用するためモジュールに組み込む前に 充分な検査が行えるため、歩留りが高いこと、またチップキャリア1ケの高さはせいぜい2至くらいてあるため4ケ型ねても8至と大幅に小型化が可能になる等の効果が得られるものである。

特問昭61-101067(3)





THIS PAGE BLANK (US)